Оптоэлектрон интеграция ысулы

Оптоэлектроникинтеграция ысулы

Интеграцияләүфотоникаһәм электроника - мәгълүмат тапшыру системаларының мөмкинлекләрен яхшыртуда төп адым, тизрәк мәгълүмат тапшыру ставкалары, компакт җайланма конструкцияләре, система дизайны өчен зур мөмкинлекләр ачу. Интеграция методлары, гадәттә, ике категориягә бүленәләр: монолит интеграция һәм күп чип интеграциясе.

Монолит интеграция
Монолит интеграциясе шул ук субстратта фотоник һәм электрон компонентлар җитештерүне, гадәттә туры килгән материалларны һәм процессларны кулланып. Бу алым бер чип эчендә җиңел һәм электр арасындагы киртәсез интерфейс ясауга юнәлтелгән.
Уңай яклары:
1..
2, яхшыртылган эш: Күренгән интеграция кыска сигналлы юллар аркасында тизрәк мәгълүмат тапшыру тизлегенә китерергә мөмкин.
3, кечерәк зурлык: монолит интеграция югары компакт җайланмаларга мөмкинлек бирә, бу мәгълүмат үзәкләре яки куллы җайланмалар кебек файдалы.
4, Энергия куллануын киметү: Аерым пакетлар һәм ерак араларга үзара бәйләнеш кирәклеген бетерегез, ул электр таләпләрен сизелерлек киметә ала.
Чакыру:
1) Материаль туры килештерү: югары сыйфатлы электронларга да, фотоник функцияләргә дә ярдәм итүче материаллар табу авыр булырга мөмкин, чөнки алар еш кына төрле мөлкәт таләп итә.
2
4, катлаулы җитештерү: Электрон һәм фотононик структуралар өчен югары төгәллек җитештерүнең катлаулылыгын һәм бәясен арттыра.

Күп чип интеграцияләү
Бу ысул һәр функция өчен материаллар һәм процессларны сайлауда зуррак сыгылучылыкка мөмкинлек бирә. Бу интеграциядә электрон һәм фотоник компонентлар төрле процесслардан килә, аннары бергә җыелып, уртак пакетка яки субстратка урнаштырылган (1 нче рәсем). Хәзер әйдәгез оптоэлектрон чиплар арасындагы бәйләнеш режимын күрсәтик. Туры бәйләнеш: Бу техника ике планар өслекнең турыдан-туры өслеген бәйли, гадәттә мокуляр коллектив көчләре, җылылык һәм басым белән җиңеләйтелә. Аның гадилекенең өстенлеге һәм потенциаль югалту бәйләнешләре бар, ләкин төгәл тигезләнгән, чиста өслекләр таләп итә. Fiberепсел / Хурлау белән: Бу схемада җепсел яки җепселле массив тигезләнәләр һәм яктылыкның читенә һәм читенә керергә мөмкинлек бирә. Дуңгыз чипы һәм тышкы җепсел арасында яктылык тапшыруның эффективлыгын яхшырту өчен, дегационта да кулланылырга мөмкин. Кремний тишекләре (TSVS) һәм микро-бөкеләр: кремний тишекләре - кремний субстрат аша, вертикаль аралашу өч үлчәмдә тезләнергә мөмкинлек бирә. Микро-конвекс фикерләре белән берләштерелгән, алар электрон һәм фотоник чиплар арасындагы электрик бәйләнешкә ирешергә булышалар, каралган конфигурацияләрдә, югары тыгызлык өчен яраклы. Оптик арадашчы катлам: Оптик арадашчы катлам - бөркет арасында оптик сигналлар өчен чит оптик дулкыннар булган оптик дулкыннар булган аерым субстрат булган аерым субстрат. Бу төгәл тигезләүгә, өстәмә пассивлыкка мөмкинлек бирәоптик компонентлартоташу сыгылучыны арттыру өчен интеграцияләнергә мөмкин. Гибрид Бонд: Бу алдынгы бәйләнеш технологиясе буенча туры бәйләнешле һәм микро-бумба технологиясен берләштерә, чипс югары сыйфатлы оптик интерфейслар арасындагы югары тыгызлык электр бәйләнешләренә ирешү. Югары җитештерүчән оптоэлектрон уртак интеграцияләү өчен аеруча перспектива. Солдат бөдрә бәйләнеше: Флип чип бәйләнешенә охшаган, эретү бомзалары электр тоташуларын булдыру өчен кулланыла. Ләкин, оптифоник интеграция контекстында, җылылык стрессы аркасында, оптик тигезләү аркасында допоник компонентларга зыян китерү өчен аеруча игътибар бирелергә тиеш.

Рәсем 1 :: Электрон / Фотон чип-чип бәйләнеш схемасы

Бу алдагы карашларның өстенлекләре мөһим: IRO дөньясы MOOTE-ның законнарыннан яхшыртудан файдалануны дәвам иткәндә, ул фотоника һәм электроникадагы иң яхшы процессларның өстенлекләрен тиз генә җайлаштыру мөмкин булачак. Йолдызлар гадәттә бик кечкенә структуралар уйлап чыгаруны таләп итми (төп продукт белән чагыштырганда, икътисади уйлануларның төп продукт белән җитештерелә, соңгы продукт өчен кирәк булган алдынгы электроникадан аерылган.
Уңай яклары:
1, сыгылучылык: Төрле материаллар һәм процесслар мөстәкыйль кулланылырга мөмкин, электрон һәм фотоник компонентларның иң яхшы күрсәткечләренә ирешү өчен.
2, процесс җитлеккәнлеге: һәр компонент өчен җитлеккән җитештерү процессларын куллану җитештерүне һәм чыгымнарны киметергә мөмкин.
3, җиңелрәк һәм хезмәт күрсәтү: компонентларның бүленеше индивидуаль компонентларга бөтен системага тәэсир итмичә җиңелрәк алыштырырга мөмкинлек бирә.
Чакыру:
1, internownencection югалту: Чип тоташу өстәмә сигнал югалту белән таныштыра һәм катлаулы тигезләү процедураларын таләп итә ала.
2
3, югарырак энерг куллану. Озын сигнал юллары һәм өстәмә төрү монолит интеграциясе белән чагыштырганда, электр тизлеген арттырырга мөмкин.
Йомгаклау:
Монолит һәм күп чип интеграция арасында сайлау заявка бирү максатларына, зурлык чикләүләренә, зур чикләүләргә, бәяләргә бәя бирү, технология җитлеккәнлеккә бәйле. Каталентны җитештерүгә карамастан, монолит интеграция экстремаль миниатуризацияләү, түбән энергия куллану, югары тизлекле мәгълүмат тапшыру таләп иткән гаризалар өчен отышлы гаризалар өчен отышлы гаризалар өчен отышлы гаризалар өчен отышлы заявкалар өчен отыш. Киресенчә, күп шифлы интеграцияләү зуррак дизайн сыгылучылык тәкъдим итә һәм булган җитештерү мөмкинлекләренең мөмкинлекләрен кулланып, бу факторлар ябышуның өстенлекләреннән өстен булган гаризалар өчен яраклы. Тикшеренүләр үткәргәнчә, ике стратегия элементларын берләштерә торган карашлары да системаны оптимальләштерү өчен тикшерелә, һәр ысул белән бәйле проблемаларны йомшартыгыз.